

## Laborator 10

### Proiectarea în VHDL a unui microprocesor pe 8-biți – partea a III-a

1. Portul de intrare/ieșire
2. Registrul de instrucțiuni
3. Decodificatorul de instrucțiuni
4. Asamblarea proiectului

#### 1. Portul de intrare/ieșire

Există un singur port de intrare/ieșire (IOP), acesta are separate cele două magistrale, de intrare și de ieșire, ambele fiind pe 8-biți. Modul de interconectare al componentele logice din care este alcătuit portul I/O este prezentat în figura 12.




Figura 1 Portul de intrare/ieșire

## 1.1 Specificații

- Portul de ieșire trebuie descris ca și registru, astfel încât furnizarea datelor de ieșire să se facă sincron cu semnalul de tact. Dacă o intrarea LD\_PORT, a portului de ieșire este „1” logic, la un front crescător a semnalului de tact la de ieșire va apărea valoarea de pe magistrala internă de date D.
- Portul de intrare trebuie de asemenea descris ca și registru. În acestea încarcându-se valoarea de la intrarea IN\_PORT[7...0] la fiecare front crescător de tact. Valoarea de la ieșirea portului de intrare va apărea pe magistrala D numai când semnalul DRV\_D\_PORT este „1” logic și numai sincron cu frontul pozitiv al semnalului de tact. Aceasta are ca efect sincronizarea portului de intrare cu celelalte blocuri ale microprocesorului  $\mu P8$ .

## 1.2 Descrierea în VHDL a portului de intrare/ieșire

Descrierea în VHDL se va face plecând de la descrierea registrelor din laboratorul 4.

```
entity port_out is
    Port ( clock : in  STD_LOGIC;
          load  : in  STD_LOGIC;
          D    : in  STD_LOGIC_VECTOR (7 downto 0);
          Q    : out STD_LOGIC_VECTOR (7 downto 0));
end port_out;

architecture Behavioral of port_out is
    .....
end Behavioral;
```

Figura 2. Cod VHDL corespunzător portului de ieșire

Completați secvențele de cod lipsă ținând cont de specificații și de blocul corespunzător port de intrare sau de ieșire, vezi diagrama din figura 1. Verificați sintaxa și simulați proiectul.

În mod similar se va proceda și pentru descrierea portului de intrare

## ***2. Registrul de instrucțiuni***

### **2.1 Specificații**

Registrul de instrucțiuni (IR) este pe 8-biți și are rolul de a stoca adresa instrucțiuni în curs de executare. În Figura 2 este prezentat registrul de instrucțiuni modulul IR0 care este conectat direct la busul numit DATE.

- Registrul de instrucțiuni se încarcă cu toate valorile de pe magistrala DATE, pe care sunt prezente opcodurile instrucțiunilor de program stocate în RAM-ul extern.
- Încărcarea registrului de instrucțiuni are loc numai dacă semnalul LD\_IR="1" și are loc o tranziție a semnalului de tact.
- Registrul de instrucțiuni este reinițializat când semnalul RESET este pe „1” logic.

Magistrala DATE menționată mai sus este bidirecțională și asigură legătura cu memoria RAM externă. Valorile de pe magistrala internă D vor fi puse pe magistrala DATE când semnalul WRITE="1". Acest semnal comandă bufferul tristate OBUFE8. Datele din memoria RAM externă pot să ajungă pe magistrala D dacă semnalul de la decodificatorul de instrucțiuni DRV\_DATA este „1” logic.

### **2.2 Descrierea în VHDL a registrului de instrucțiuni**

Codul în VHDL al registrului de instrucțiuni se va descrie asemănător cu cel al porturilor de intrare/ieșire, conform exemplelor de registre în laboratorul 4. Verificați sintaxa codului VHDL și simulați proiectul.

## ***3. Decodificatorul de instrucțiuni***

### **3.1 Specificații**

Decodificatorul de instrucțiuni (ID) este componenta cea mai importantă și cea mai complexă a unui microprocesor. ID are rolul de a interpreta instrucțiunea curentă care se află în IR (magistrală de intrare pe 8-biți). La interpretarea instrucțiunii curente va ține cont atât de starea flagurilor C și Z cât și de starea semnalului de la ieșirea circuitului de detectare a întreruperilor, astfel că în funcție de acestea decodificatorul de instrucțiuni va controla funcționarea celorlalte componente ale microprocesorului  $\mu P8$ .




Figura 2 Registru de instrucțiuni și interfața la magistrala externă de date




Figura 3 Decodificatorul de instrucțiuni

După cum se poate observa din figura 3 decodificatorul de instrucțiuni are 14 linii de intrare în funcție de care furnizează 29 de semnale de control pentru toate componentele microprocesorului tratate în acest paragraf. Modulul up8\_IDCD din Figura 3 a fost creat prin importarea unui fișier VHDL sintetizat. Conținutul fișierului VHDL se poate vedea în tabelul T.1. În continuare vor fi tratate câteva instrucțiuni, restul codului pe urmă putându-se descifra ușor.

Pentru executarea unei instrucțiuni sunt necesare trei etape, aceste etape formează un **ciclu mașină**:

- Etapa FETCH (aducerea instrucțiuni) – microprocesorul citește instrucțiunea din zona de PROGRAM a memoriei RAM și o încarcă în registrul de instrucțiuni IR;
- Etapa DECODE (decodificarea instrucțiuni) – microprocesorul (mai bine zis decodificatorul de adrese) trebuie să identifice tipul instrucțiuni care trebuie executată și să aducă din memorie operanzii dacă este cazul;
- Etapa EXECUTE (executarea instrucțiuni) – microprocesorul trebuie să efectueze operațiile cu operanzii și să stocheze rezultatul în memorie.

### 3.2 Codul VHDL corespunzător decodificatorului de instrucțiuni

Codul VHDL al decodificatorului de instrucțiuni începe cu declararea semnalelor de intrare (liniile 9-15) și a semnalelor de ieșire (liniile 16-45). În linia 51 se declară ca și semnale interne (acestea vor fi sintetizate ca și bistabile) stările microcontrolerului, după care ca și constante se vor declara valorile pe care le pot lua cele două stări: curr\_st și next\_st (liniile 54-60). De asemenea tot ca și valori constante vor fi declarate și cele trei zone de memorie (liniile 62-65) și setul de instrucțiuni (liniile 68-89).

Tabelul T.1 Codul VHDL al decodificatorului de instrucțiuni

```

1  -- UP8 controller -- V1.0
2  library IEEE;
3  use IEEE.std_logic_1164.all;
4  use IEEE.std_logic_unsigned.all;
5
6  entity up8 is
7      PORT
8      (
9          clock: in STD_LOGIC;
10         reset: in STD_LOGIC;           -- reset global
11         ir: in STD_LOGIC_VECTOR (7 downto 3); -- registru de instrucțiuni (IR)
12         carry: in STD_LOGIC;           -- flag carry (C)
13         zero: in STD_LOGIC;           -- flag zero (Z)
14         intrpt: in STD_LOGIC;          -- sesizare întreruperi
15         iflag: in STD_LOGIC;          -- înregistrare întreruperi
16         read: out STD_LOGIC;          -- 1 când se citește RAM
17         write: out STD_LOGIC;         -- 1 când se scrie RAM
18         addr_sel: out STD_LOGIC_VECTOR (1 downto 0); -- 2=PROG;1=DATE;0=STIVA
19         inc_pc: out STD_LOGIC;         -- 1 pentru incrementare PC
20         ld_pc: out STD_LOGIC;         -- 1 pentru încărcare PC
21         clr_pc: out STD_LOGIC;        -- 1 pentru ștergere PC
22         inc_sp: out STD_LOGIC;        -- 0=--sp; 1=sp++
23         ld_sp: out STD_LOGIC;         -- 1 pentru schimbarea valorii din SP
24         ld_ir: out STD_LOGIC;         -- 1 pentru încărcare IR
25         ld_port: out STD_LOGIC;       -- 1 pentru încărcare port I/O
26         drv_d_DATE: out STD_LOGIC;    -- 1 când se pun valori pe D de pe busul DATE
27         drv_d_acc: out STD_LOGIC;     -- 1 când se pun valori pe D din acumulator

```

```

28         drv_d_pc: out STD_LOGIC;    -- 1 când se pun valori pe D din PC
29         drv_d_port: out STD_LOGIC;  -- 1 când se pun valori pe D de la portul I/O
30         drv_d_reg: out STD_LOGIC;   -- 1 când se pun valori pe D de la setul de registre
31         ld_reg: out STD_LOGIC;      -- 1 când se încarcă setul de registre
32         R0A: out STD_LOGIC;         -- 1 forțează adresa din reg. A la 0
33         R0B: out STD_LOGIC;         -- 1 forțează adresa din reg. B la 0
34         set_cry: out STD_LOGIC;     -- 0=resetează flagul de carry; 1=setează flagul de carry
35         alu_cry: out STD_LOGIC;     -- 1 pentru ca în urma unei operații ALU carry să fie reîmprospătat
36         ld_cry: out STD_LOGIC;     -- 1 activare flag carry
37         ld_z: out STD_LOGIC;        -- 1 activare flag zero
38         add: out STD_LOGIC;         -- 0=XOR; 1=ADD
40         pass: out STD_LOGIC;       -- 0=ieșire sumator trece în ACC; 1=operandul trece prin ALU la ACC
41         ld_acc: out STD_LOGIC;     -- 1 activare acumulator
42         set_iflag: out STD_LOGIC;  -- 1 setează pe 1 flag de întrerupere
43         clr_iflag: out STD_LOGIC;  -- 1 ștergere flag întrerupere
44         clr_intrpt: out STD_LOGIC  -- 1 resetare flip-flop întrerupere
45     );
46 end uP8;
47
48
49 ARCHITECTURE uP8_arch of uP8 is
50
51     SIGNAL curr_st, next_st: STD_LOGIC_VECTOR (2 downto 0); -- uP8
52
53     -- stările uP8 -----
54     constant R0: STD_LOGIC_VECTOR (2 downto 0) := "000"; -- stare reset 0
55     constant R1: STD_LOGIC_VECTOR (2 downto 0) := "001"; -- stare reset 1
56     constant T0: STD_LOGIC_VECTOR (2 downto 0) := "011"; -- starea normală 0
57     constant T1: STD_LOGIC_VECTOR (2 downto 0) := "010"; -- starea normală 1
58     constant T2: STD_LOGIC_VECTOR (2 downto 0) := "110"; -- starea normală 2
59     constant T3: STD_LOGIC_VECTOR (2 downto 0) := "100"; -- starea normală 3
60     constant I1: STD_LOGIC_VECTOR (2 downto 0) := "111"; -- stare de tratare a întreruperilor 1
61
62     -- definirea zonelor de memorie -----
63     constant PROGRAM: STD_LOGIC_VECTOR (1 downto 0) := "11"; -- regiunea de PROGRAM
64     constant DATE: STD_LOGIC_VECTOR (1 downto 0) := "00"; -- regiunea de DATE
65     constant STIVA: STD_LOGIC_VECTOR (1 downto 0) := "01"; -- regiunea de STIVA
66
67     -- uP8 opcodurile instrucțiunilor -----
68     constant STORE_REG: STD_LOGIC_VECTOR (4 downto 0) := "00000";
69     constant STORE_INX: STD_LOGIC_VECTOR (4 downto 0) := "00001";
70     constant STORE_DIR: STD_LOGIC_VECTOR (4 downto 0) := "00010";
71     constant STORE_IND: STD_LOGIC_VECTOR (4 downto 0) := "00011";
72     constant LOAD_REG: STD_LOGIC_VECTOR (4 downto 0) := "00100";
73     constant LOAD_INX: STD_LOGIC_VECTOR (4 downto 0) := "00101";
74     constant LOAD_DIR: STD_LOGIC_VECTOR (4 downto 0) := "00110";
75     constant LOAD_IND: STD_LOGIC_VECTOR (4 downto 0) := "00111";
76     constant LOAD_IMM: STD_LOGIC_VECTOR (4 downto 0) := "01000";
77     constant IN_REG: STD_LOGIC_VECTOR (4 downto 0) := "01100";
78     constant OUT_OP: STD_LOGIC_VECTOR (4 downto 0) := "01101";
79     constant XOR_OP: STD_LOGIC_VECTOR (4 downto 0) := "10000";
80     constant ADD_OP: STD_LOGIC_VECTOR (4 downto 0) := "10001";
81     constant TEST: STD_LOGIC_VECTOR (4 downto 0) := "10010";
82     constant CLEAR_C: STD_LOGIC_VECTOR (4 downto 0) := "10100";
83     constant SET_C: STD_LOGIC_VECTOR (4 downto 0) := "10101";
84     constant JC: STD_LOGIC_VECTOR (4 downto 0) := "11000";
85     constant JZ: STD_LOGIC_VECTOR (4 downto 0) := "11001";
86     constant JUMP: STD_LOGIC_VECTOR (4 downto 0) := "11010";
87     constant JSR: STD_LOGIC_VECTOR (4 downto 0) := "11011";
88     constant RET: STD_LOGIC_VECTOR (4 downto 0) := "11100";
89     constant RETI: STD_LOGIC_VECTOR (4 downto 0) := "11101";
90
91     BEGIN
92
93     process(clock,next_st,reset)
94     begin
95         if reset='1' then -- resetare asincronă
96             curr_st <= R0;
97         elsif (clock'event and clock='1') then
98             curr_st <= next_st; -- la următorul front crescător de clock treci la starea următoare (next state)

```

```

99         end if;
100    end process;
101
102    process(curr_st,ir,carry,zero,iflag,intrpt)
103    begin
104        -- inițializare ieșiri pentru a prevenii sintetizarea bistabilelor
105        read<='0';
106        write <= '0';
107        addr_sel <= PROGRAM;
108        inc_pc <= '0';
109        ld_pc <= '0';
110        clr_pc <= '0';
111        inc_sp <= '0';
112        ld_sp <= '0';
113        ld_ir <= '0';
114        ld_port <= '0';
115        drv_d_DATE <= '0';
116        drv_d_acc <= '0';
117        drv_d_pc <= '0';
118        drv_d_port <= '0';
119        drv_d_reg <= '0';
120        ld_reg <= '0';
121        R0A <= '0';
122        R0B <= '0';
123        set_cry <= '0';
124        alu_cry <= '0';
125        ld_cry <= '0';
126        ld_z <= '0';
127        add <= '0';
128        pass <= '0';
129        ld_acc <= '0';
130        set_iflag <= '0';
131        clr_iflag <= '0';
132        clr_intrpt <= '0';
133        next_st <= R0;
134        case curr_st is
135            when R0 =>
136                inc_pc <= '1';          -- tratare stare reset prin incrementare PC la adresa 0x02
137                next_st <= R1;        -- incrementare PC la 0x01
138            when R1 =>
139                inc_pc <= '1';          -- terminare incrementare PC to 0x02
140                next_st <= T0;        -- incrementare PC la 0x02
141                -- începere procese de aducere și executare instrucțiuni
142            when T0 =>
143                -- tratarea instrucțiunilor în desfășurarea normală a programelor
144                if (intrpt='1' and iflag='0') then -- depistare întrerupere: stocare PC în STIVA
145                    set_iflag <= '1'; -- setare flag întrerupere pt. a semnaliza ca o întrerupere este în
146                    --curs de executare
147                    drv_d_pc<='1'; addr_sel<=STIVA; write<='1'; -- salvează PC în STIVA
148                    ld_sp<='1'; inc_sp<='1'; -- incrementează STIVA pointer
149                    next_st <= I1; -- continuă cu starea care tratează întreruperile
150                else -- desfășurarea obișnuită a programului: aducerea unui opcod (instrucțiune)
151                    addr_sel<=PROGRAM; read<='1'; -- citește din RAM, regiunea de PROGRAM
152                    drv_d_DATE<='1'; ld_ir<='1'; -- încarcă opcodul în registrul de instrucțiuni
153                    inc_pc<='1'; -- incrementează program counterul
154                    next_st <= T1; -- mergi la starea următoare :executare instrucțiune
155                end if;
156            when I1 =>
157                clr_intrpt <= '1'; -- ștergere întreruperea curentă -- tratare întreruperi
158                drv_d_acc<='1'; addr_sel<=STIVA; write<='1'; -- salvează ACC în STIVA
159                ld_sp<='1'; inc_sp<='1'; -- incrementează indicatorul de STIVA
160                clr_pc <= '1'; -- resetare PC
161                next_st <= T0; -- se începe citirea codului de tratare a întreruperii
162            when T1 =>
163                -- procesarea instrucțiunilor
164                case ir(7 downto 3) is
165                    when IN_REG =>
166                        drv_d_port<='1'; ld_reg<='1';-- registrele se încarcă cu valorile de la portul de
167                        --intrare
168                        next_st <= T0; -- terminat instrucțiune: treci la următoarea
169                    when OUT_OP =>
170                        drv_d_acc<='1'; ld_port<='1'; -- portul de ieșire se încarcă cu valoarea din ACC

```

```

170             next_st <= T0;                -- terminat instructiune: treci la urmatoarea
171
172     when JSR =>          -- obtine adresa subrutinei si incrementeaza PC la urmatoarea instr.
173         addr_sel<=PROGRAM; read<='1';    -- citeste adrs. subr. din RAM
174         drv_d_DATE<='1'; ld_reg<='1'; R0A<='1'; -- incarca adrs. in reg. R0
175         inc_pc<='1';
176         next_st <= T2;                -- executarea instructiunii continua si in starea urmatoare
177
178     when RET =>         -- decrementeaza indicatorul stiva pentru a indica adrs. de reintoarcere
179         ld_sp<='1'; inc_sp<='0';        -- decrementeaza indicatorul de STIVA
180         next_st <= T2;                -- executarea instructiunii continua si in starea urmatoare
181
182     when RETI =>-- dec. indic. de stiva pt. a indica locatia unde a fost salvat ACC
183         ld_sp<='1'; inc_sp<='0';        -- decrementeaza indicatorul de STIVA
184         next_st <= T2;                -- executarea instructiunii continua si in starea urmatoare
185
186     when JUMP =>
187         addr_sel<=PROGRAM; read<='1';    -- citeste adresa de salt din RAM
188         drv_d_DATE<='1'; ld_pc<='1';    -- incarca-o in PC
189         next_st <= T0;                -- terminat instructiune: treci la urmatoarea
190
191     when JC =>
192         if carry='1' THEN              -- daca carry=1 incarca PC cu adresa de salt
193             addr_sel<=PROGRAM; read<='1';-- citeste adresa de salt din RAM
194             drv_d_DATE<='1'; ld_pc<='1'; -- incarca-o in PC
195         ELSE                            -- altfel treci la urmatoarea instr.
196             inc_pc<='1';                -- incrementeaza PC
197         end if;
198         next_st <= T0;                -- terminat instructiune: treci la urmatoarea
199
200     when JZ =>
201         if zero='1' THEN              -- daca flagul zero este setat, incarca PC cu adresa de salt
202             addr_sel<=PROGRAM; read<='1'; -- citeste adresa de salt din RAM
203             drv_d_DATE<='1'; ld_pc<='1'; -- incarca-o in PC
204         ELSE                            -- altfel treci la urmatoarea instructiune.
205             inc_pc<='1';                -- incrementeaza PC
206         end if;
207         next_st <= T0;                -- terminat instructiune: treci la urmatoarea
208
209     when LOAD_REG =>      -- incarca ACC cu date din registre
210         pass<='1'; ld_acc<='1'; drv_d_reg<='1';
211         next_st <= T0;                -- terminat instructiune: treci la urmatoarea
212
213     when LOAD_INX => -- incarca ACC cu date ale caror adresa este in registre
214         addr_sel<=DATE; read<='1';    -- adreseaza memoria cu adresa din registre
215         drv_d_DATE<='1'; pass<='1'; ld_acc<='1';-- stocheaza RAM DATE in ACC
216         next_st <= T0;                -- terminat instructiune: treci la urmatoarea
217     when LOAD_IMM =>    -- incarca ACC cu valori din zona de PROGRAM
218         addr_sel<=PROGRAM; read<='1'; drv_d_DATE<='1';-- citeste datele din RAM
219         pass<='1'; ld_acc<='1';        -- treci datele prin ALU in ACC
220         inc_pc<='1';                    -- inc. PC la instr. urmatoare.
221         next_st <= T0;                -- terminat instructiune: treci la urmatoarea
222     when LOAD_DIR =>   -- incarca R0 cu o adresa aflata in RAM
223         addr_sel<=PROGRAM; read<='1'; drv_d_DATE<='1'; -- adu adresa din RAM
224         R0A<='1'; ld_reg<='1';        -- salveaza-o in R0
225         inc_pc<='1';                    -- inc. PC la instr. urmatoare
226         next_st <= T2;                -- executarea instructiunii continua si in starea urmatoare
227
228     when LOAD_IND =>   -- incarca R0 cu adresa unei adrese din RAM
229         addr_sel<=PROGRAM; read<='1'; drv_d_DATE<='1'; -- adu adresa din RAM
230         R0A<='1'; ld_reg<='1';-- salveaz-o in R0
231         inc_pc<='1';                    -- inc. PC la instr. urmatoare
232         next_st <= T2;                -- executarea instructiunii continua si in starea urmatoare
233
234     when STORE_REG =>  -- salveaza ACC intr-un registru
235         drv_d_acc<='1'; ld_reg<='1';
236         next_st <= T0;                -- terminat instructiune: treci la urmatoarea
237     when STORE_INX => -- salveaza ACC in memorie la adresa aflata in registru
238         addr_sel<=DATE;                -- adreseaza RAM cu adresa din registru
239         drv_d_acc<='1'; write<='1';    -- pune valoarea din ACC pe busul DATE

```



```

240         next_st <= T0;          -- terminat instrucțiune: treci la următoarea
241     when STORE_DIR =>          -- adu adresa la care va fi stocat ACC
242         addr_sel<=PROGRAM; read<='1'; drv_d_DATE<='1';-- adu adresa din RAM
243         R0A<='1'; ld_reg<='1';    -- încarcă adresa în R0
244         inc_pc<='1';            -- inc. PC la instr. următoare
245         next_st <= T2;          -- executarea instrucțiunii continuă și în starea următoare
246
247     when STORE_IND =>-- adu adrs. din RAM care conține adrs. la care va fi stocat ACC
248         addr_sel<=PROGRAM; read<='1'; drv_d_DATE<='1';-- obține adresa din RAM
249         R0A<='1'; ld_reg<='1';    -- stochează adrs. în R0
250         inc_pc<='1';            --inc. PC la instr. următoare
251         next_st <= T2;          -- executarea instrucțiunii continuă și în starea următoare
252
253     when ADD_OP =>            -- ACC <- ACC + Registru
254         pass<='0'; add<='1'; ld_acc<='1'; drv_d_acc <= '1';
255         ld_cry<='1'; alu_cry<='1';    -- încarcă în flag carry ALU carry out
256         next_st <= T0;          -- terminat instrucțiune: treci la următoarea
257     when XOR_OP =>            -- ACC <- ACC $ Registru
258         pass<='0'; add<='0'; ld_acc<='1'; drv_d_acc <= '1';
259         next_st <= T0;          -- terminat instrucțiune: treci la următoarea
260     when TEST => -- AND bit-cu-bit, testează conținutul ACC în funcție de un registru
261         ld_z <= '1'; drv_d_acc<='1'; -- dacă rezultatul testării este zero flagul zero va fi 1
262         next_st <= T0;          -- terminat instrucțiune: treci la următoarea
263     when SET_C =>            -- set flag carry pe 1
264         ld_cry<='1'; set_cry<='1';
265         next_st <= T0;          -- terminat instrucțiune: treci la următoarea
266     when CLEAR_C =>          -- șterge flag carry , 0
267         ld_cry<='1'; set_cry<='0';
268         next_st <= T0;          -- terminat instrucțiune: treci la următoarea
269     when others =>
270     end case;
271 when T2 =>                    -- procesarea instrucțiunilor (cont.)
272     case ir(7 downto 3) is
273     when JSR =>                -- salvează PC în STIVA și inc. SP
274         drv_d_pc<='1'; addr_sel<=STIVA; write<='1';    --salvează PC în STIVA
275         ld_sp<='1'; inc_sp<='1';                    --inc. indicatorul de STIVA
276         next_st <= T3;          -- executarea instrucțiunii continuă și în starea următoare
277
278     when RET =>                -- încarcă adresa de reîntoarcere din subrutină în PC
279         addr_sel<=STIVA; read<='1'; --citește adresa de reîntoarcere din STIVA
280         drv_d_DATE<='1'; ld_pc<='1'; --încarcă adresa in PC
281         next_st <= T0;          -- terminat instrucțiune: treci la următoarea
282     when RETI =>              -- reîncarcă ACC din stivă și decrementează STIVA
283         addr_sel<=STIVA; read<='1'; --citește val. ACC din STIVA
284         drv_d_DATE<='1'; pass<='1'; ld_acc<='1'; --încarc-o în ACC
285         ld_sp<='1'; inc_sp<='0'; --decrementează indicatorul de STIVA
286         next_st <= T3; -- executarea instrucțiunii continuă și în starea următoare
287
288     when LOAD_DIR =>          -- încarcă ACC cu date din RAM ale căror adresă se află în R0
289         R0B<='1'; addr_sel<=DATE; read<='1';--citește datele din RAM cu adrs. din R0
290         drv_d_DATE<='1'; pass<='1'; ld_acc<='1'; --încarcă valorile în ACC
291         next_st <= T0;          -- terminat instrucțiune: treci la următoarea
292     when LOAD_IND => -- încarcă date din RAM în R0 de la adresa aflată în R0
293         R0B<='1'; addr_sel<=DATE; read<='1'; --obține adresa din RAM
294         drv_d_DATE<='1'; R0A<='1'; ld_reg<='1';--stochează adresa în R0
295         next_st <= T3;          -- executarea instrucțiunii continuă și în starea următoare
296
297     when STORE_DIR =>          -- stochează ACC în RAM la adresa din R0
298         R0B<='1'; addr_sel<=DATE; write<='1'; --adresa de RAM est adusă în R0
299         drv_d_acc<='1'; write<='1'; --valoarea din ACC este trimisă în RAM
300         next_st <= T0;          -- terminat instrucțiune: treci la următoarea
301     when STORE_IND =>          -- obține adresa la care se stochează ACC
302         R0B<='1'; addr_sel<=DATE; read<='1'; --adresa RAM este stocată în R0
303         drv_d_DATE<='1'; R0A<='1'; ld_reg<='1'; --stochează noua adresă în R0
304         next_st <= T3;          -- executarea instrucțiunii continuă și în starea următoare
305     when others =>
306     end case;
307 when T3 =>                    -- procesarea instrucțiunilor (cont.)
308     case ir(7 downto 3) is
309     when JSR =>                -- încarcă adresa subrutinei în PC

```

```

310     drv_d_reg<='1'; ROB<='1';           --citește adresa subrutinei din R0
311         ld_pc<='1';--și încarc-o în PC
312         next_st <= T0;           -- terminat instrucțiune: treci la următoarea
313     when RETI =>           -- PC încărcat cu adrs. de reîntoarcere din intrpt., flag intrpt. șters
314         addr_sel<=STIVA; read<='1';--citește adresa de reîntoarcere din STIVA
315         drv_d_DATE<='1'; ld_pc<='1';           --încarcă adresa în PC
316         clr_iflag<='1';--indică că s-a încheiat procesarea rutinei de tratare a întreruperi
317     next_st <= T0;           -- terminat instrucțiune: treci la următoarea
318     when LOAD_IND => -- încarcă ACC cu date ale căror adresă este în R0
319         ROB<='1'; addr_sel<=DATE; read<='1'; --citește adresa de RAM în R0
320         drv_d_DATE<='1'; pass<='1'; ld_acc<='1';           --încarcă valoarea în ACC
321         next_st <= T0;           -- terminat instrucțiune: treci la următoarea
322     when STORE_IND =>           -- stochează ACC în RAM la adresa stocată în R0
323         ROB<='1'; addr_sel<=DATE; write<='1';--adresa de RAM este încărcată în R0
324         drv_d_acc<='1'; write<='1'; --trimite valoarea din ACC în RAM
325     next_st <= T0;           -- terminat instrucțiune: treci la următoarea
326     when others =>
327     end case;
328 when others =>
329 end case;
330 end process;
331
332 end uP8 arch;

```

Arhitectura decodificatorului cuprinde descrierea a două procese. În primul proces se face „reinițializarea” stării curente cu starea următoare și resetarea asincronă a decodificatorului (liniile 93-100). Cel de al doilea proces inițializează toate semnalele de ieșire ale decodificatorului (liniile 105-133), după care va fi descrisă funcționarea decodificatorului în fiecare din cele șapte stări. Stările R0 și R1 vor fi activate numai în faza de reinițializare după ce a fost setat semnalul de reset. Stările T0, T1, T2, T3 vor fi active pe măsură ce sunt executate instrucțiunile. Pe durata stării T0 se verifică starea logică a pinului prin intermediul căruia se detectează întreruperile, dacă se detectează o întrerupere starea care va inițializa tratarea acesteia va fi I1.

În liniile de cod 134-333 este descris modul în care se face tranziția între stări și semnalele de ieșire care sunt afectate la fiecare tranziție. Când are loc un semnal de reset microprocesorul  $\mu P8$  va trece în starea R0 (linia 135, bistabilii care stochează stările vor fi setați cu valoarea 000 care este codul stării R0). După resetare PC este inițializat cu valoarea „0”. În starea R0 PC se incrementează o dată după care se va trece în starea următoare (liniile 135-137). În starea R1, PC se va mai incrementa o dată (va conține adresa 02), iar automatul de stări (decodificatorul de instrucțiuni) va trece în starea T0 (138-141). În starea T0 sunt aduse instrucțiunile și începe executarea programului. În următorul paragraf se va explica de ce este necesar ca programele să înceapă la adresa 02 și se va prezenta modul de preluare a unei întreruperi.

Faptul că programele trebuie să înceapă de la adresa 02 are legătură tocmai cu nevoia de a procesa întreruperi. Astfel în starea T0 se verifică dacă a avut loc o întrerupere (linia 142, intrpt=1) și dacă nu cumva o subrutină de tratare a întreruperilor este în curs de executare (iflag=0). Dacă condițiile prezentate mai sus sunt adevărate, semnalul *iflag* va fi setat pentru a indica că are loc executarea unei subrutine de tratare a întreruperilor (linia 143), adresa instrucțiunii curente va fi salvată în memoria RAM în zona de stivă (linia 146), după care stiva este incrementată (linia 147). În continuare decodificatorul de instrucțiuni va trece în starea I1. În această stare bistabili din circuitul

de sesizare a întreruperilor vor fi inițializați cu zero (linia 156, prin aceasta se dă posibilitatea microprocesorului de a sesiza o nouă întrerupere), apoi se salvează conținutul ACC în stivă (linia 157), se incrementează indicatorul de stivă (linia 158), se șterge conținutul PC (linia 159), după care la următoarea perioadă de clock se trece în starea T0 și se va începe procesarea programelor începând cu adresa 0 din PC. Se poate observa că toate programele (serviciile) de tratare a întreruperilor vor începe la adresa 0, iar de ce secvența normală de program începe la adresa 02. De asemenea mai este de observat faptul că microprocesorul nu va răspunde la o nouă întrerupere atâta timp cât se află într-o subrutină de tratare a întreruperilor, prin aceasta se previne cazul în care întreruperile ar fi tot timpul sesizate, dar niciodată apelată subrutina de tratare.

Inserați codul în editorul VHDL, verificați sintaxa și verificați dacă este sintetizabil.

#### ***4. Asamblarea proiectului***

Creați un proiect nou, adăugați la proiect toate fișierele VHDL create începând cu laboratorul 8. Creați simboluri schematice corespunzătoare fiecărei componente VHDL. Adăugați proiectului un fișier schematic nou. Deschideți fișierul și cu dublu click pe marginea dublă a foi de editare deschideți fereastra *Schematic Properties*, în care în câmpul *size* alegeți dimensiunea *A1* a paginii de editare. Aduceți în pagină toate simbolurile corespunzătoare fișierelor VHDL adăugate proiectului și aranjați-le conform figurii 1 din cursul 10 (Etapă de proiectare în VHDL a unui microprocesor pe 8-biți). Conectați toate blocurile conform figurilor corespunzătoare din laboratoarele 8, 9, 10. Ca și buffere tristate utilizați simbolurile standard din biblioteca schematic.

După ce s-au conectat toate simbolurile din fișierul schematic generați un fișier VHDL și atașați-l la proiect. Verificați sintaxa fișierului VHDL generat și faceți o sinteză a acestuia.