

## LABORATOR 2

*Proiectarea circuitelor de codificare/decodificare*

*Proiectarea circuitelor cu ieşiri three-state*

*Proiectarea multiplexoarelor/demultiplexoarelor*

### 1 Proiectarea circuitelor de codificare/decodificare

#### A. Decodificatoare

Primul model pe care îl propunem este cel al unui decodificator binar 3-la-8, de tip 74x138. Schema bloc și tabelul de adevăr al acestui circuit digital sunt prezentate în Figura .1. În notația folosită, intrările și ieșirile care au un cerculeț indică faptul că sunt active L.


Așadar, 74x138 are trei intrări de validare: G1 - activă H, G2A și G2B - active L, trei intrări de selecție: A, B, C. Circuitul are opt ieșiri active L.

Din tabelul de adevăr se pot obține ecuațiile logice (minimizate) pentru cele opt ieșiri. De exemplu:

$$\overline{Y_5} = \underbrace{G1 \cdot \overline{G2A\_L} \cdot \overline{G2B\_L}}_{\text{validare}} \cdot \underbrace{C \cdot \overline{B} \cdot A}_{\text{selecție}}$$

**Primul model** al circuitului 74x138 care trebuie dezvoltat urmărește direct tabelul de adevăr. Declarația de entitate și arhitectura trebuie să se elaboreze completând fragmentul din Figura 2. Intrările de adresă, A (2 down to 0) și ieșirile decodificate, active L, Y\_L (0 to 7), sunt declarate ca vectori; intrările de validare sunt declarate ca semnale individuale.

În corpul arhitecturii se declară un semnal intern, Y\_L\_i, care este o copie a ieșirii. Valoarea care trebuie să se obțină la ieșire se va obține mai întâi la Y\_L\_i, după care se va asigura ieșirii Y\_L. Descrierea comportării decodificatorului are la bază o singură instrucțiune select care enumera cele opt cazuri posibile și asignează șablonul corespunzător de ieșire semnalului intern Y\_L\_i. Această valoare se transferă la ieșirea Y\_L numai dacă toate intrările de validare sunt active.



Intrări							Ieșiri							
G1	G2A	G2B	C	B	A		Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
0	-	-	-	-	-		1	1	1	1	1	1	1	1
-	1	-	-	-	-		1	1	1	1	1	1	1	1
-	-	1	-	-	-		1	1	1	1	1	1	1	1
1	0	0	0	0	0		1	1	1	1	1	1	1	0
1	0	0	0	0	1		1	1	1	1	1	1	0	1
1	0	0	0	1	0		1	1	1	1	1	0	1	1
1	0	0	0	1	1		1	1	1	0	1	1	1	1
1	0	0	1	0	0		1	1	0	1	1	1	1	1
1	0	0	1	0	1		1	1	0	1	1	1	1	1
1	0	0	1	1	0		1	0	1	1	1	1	1	1
1	0	0	1	1	1		0	1	1	1	1	1	1	1

(b)

Fig. .1 Decodificatorul 74x138. a) schema bloc; b) tabelul de adevăr.

```

entity circuit_74x138
  port (G1, .....          -- intrări de validare
        A: in              (2 downto 0); -- intrări de selecție
        Y_L: out .... (0 to 7));      -- ieșiri decodate
end entity circuit_74x138;

architecture varianta_1 of circuit_74x138 is
  signal Y_L_i: ..... -- semnal copie a ieșirii
begin
  with A select Y_L_i <=
    "01111111" when ....., -- opt cazuri posibile

    ..... '
    ..... when others;

  Y_L <= Y_L_i when (G1 and not ...) = '1' else __;
end architecture varianta_1;

```

Fig. 2 Modelul VHDL incomplet al decodificatorului 74x138 (instrucțiunea **select**).

Completați programul din Figura 2, compilați-l și simulați funcționarea circuitului. Utilizați facilitatea *Language Templates* din ISE Xilinx.

Elaborați un raport scris care să conțină modelul VHDL complet (comentat) și formele de undă care demonstrează funcționarea corectă a circuitului în toate cazurile posibile.

**A doua variantă** de model pentru decodificatorul 74x138 este o arhitectură cu adevărat comportamentală. Modelul complet este dat în Figura 3

1. Completați și compilați programul din Figura 3 și simulați funcționarea circuitului.
2. Elaborați un raport scris care să conțină modelul VHDL complet (comentat) și formele de undă care demonstrează funcționarea corectă a circuitului în toate cazurile posibile.
3. De ce condiția din instrucțiunea if este  $(G1 \text{ and } G2 \text{ and } G3) = '1'$ ? Este greșită sau nu? De ce?

#### 4. Care este rolul funcției CONV INTEGER?

```

architecture varianta_3 of circuit_74x138 is begin
process (A, G1, G2, G3)
  variable i: integer range 0 to 7; begin Y <=
    "00000000";
    if (G1 and G2 and G3) = 1 then for i in
      0 to 7 loop
        if i = CONV_INTEGER (A) then Y(i) <= '1'; end if; end loop; end
        if; end process;

end architecture varianta 3;

```

Fig. 3 Modelul comportamental complet al decodificatorului 74x138

### B Codificatoare

Circuitul propus pentru modelare și simulare este codificatorul de priorități 74x148. Schema bloc și tabelul de adevăr pentru acest circuit sunt prezentate în Figura 4. Intrările și ieșirile sunt active L. Circuitul are o intrare de validare, EI, opt intrări de date, Y0 - Y7, trei ieșiri de date, A2, A1, A0, o ieșire *group select* GS care se activează atunci când dispozitivul este validat și se aplică una sau mai multe cereri la intrare, și o ieșire *enable output* EO care se folosește pentru cascadarea codificatoarelor (se conectează la intrarea EI a dispozitivului următor). Funcționarea este următoarea: La ieșire se obține codul binar (complementat) al intrării active (zero logic). Dacă sunt active mai multe cereri la intrare, la ieșire se obține codul binar (complementat) al intrării cu prioritatea cea mai mare.




Fig. 4 Codificatorul de priorități 74x148. a) schema bloc; b) tabelul de adevăr

**Prima variantă** de model VHDL se poate obține folosind construcția IF-THEN-ELSE, care este accesibilă numai în interiorul proceselor. Declarația de entitate și arhitectura trebuie să se elaboreze completând fragmentul din Figura 5.

Programul folosește o buclă FOR pentru a căuta o intrare activă, începând cu intrarea cu prioritatea cea mai mare. Se realizează și conversia explicită a nivelurilor active la începutul și la sfârșitul programului. Se folosește funcția CONV\_STD\_LOGIC\_VECTOR (j

, n) pentru a realiza conversia de la un întreg, j, la un STD\_LOGIC\_VECTOR cu dimensiunea specificată, n. Programul se poate modifica ușor pentru a schimba ordinea priorităților sau pentru a modifica numărul de intrări.

```

entity circuit_74x138 is
  Port ( EI_L : in      STD_LOGIC;
        I_L  : in      STD_LOGIC_VECTOR (7 downto 0);
        EO_L, GS_L : out   STDJLOGIC;
        A_L  : out      STD_LOGIC_VECTOR (2  downto 0)); end
circuit_74x138;

architecture Behavioral of circuit_74x138 is
  signal EI: ...- versiuni active H ale intrărilor
  signal I: ...
  signal EO, GS: ....- si ale ieșirilor
  signal A: ..
process (EI_L, I_L, EI, EO, GS, I, A) variable j:
integer range 7 downto 0; begin
  EI <= .... - conversia intrării
  I <= .... -- conversia intrărilor;
  - valori inițiale
  EO <= ....;
  GS <= -----;
  A <= -----;

  if (EI) = '0' then EO <= ' 0', ;

  else for j in 7 downto 0 loop

    if I(j) = '1' then
      GS <=.....; EO <= ....; - prima linie din tabelul de adevăr

      A <= CONV_STD_LOGIC_VECTOR (.".'.....);
      exit;
    end if;
  end loop;
end if;
EO_L <= ...; - conversia ieșirii
GS_L <= ...; - conversia iesirii
A_L <= ...; - conversia ieșirilor
end process;

```

Fig. 5 Modelul VHDL incomplet al codicatorului de priorități 74x148.

1. Completați programul din Figura 5 compilați-l și simulați funcționarea circuitului. Utilizați facilitatea *Language Templates* din ISE Xilinx.
2. Elaborați un raport scris care să conțină modelul VHDL complet (comentat) și formele de undă care demonstrează funcționarea corectă a circuitului în toate cazurile posibile.

## 2. Proiectarea circuitelor cu ieșiri three-state

VHDL nu are tipuri și operatori pentru ieșiri cu trei stări. Are totuși primitive care pot fi folosite pentru a forma semnale și sisteme cu ieșiri three-state; pachetul IEEE 1164 folosește aceste primitive. **IEEE.STD\_LOGIC\_1164** definește 'Z' ca una dintre cele nouă valori posibile ale semnalelor; această valoare este folosită pentru starea de înaltă impedanță. Se poate asigna această valoare oricărui semnal **STD\_LOGIC** iar definițiile funcțiilor standard logic se aplică și pentru intrări cu valoarea 'Z'(în general, o intrare 'Z' va determina o ieșire 'U').

**Prima variantă** a circuitului propus în acest paragraf conține patru drivere (buffer three-state de opt biți fiecare. Modelul va fi dezvoltat în patru procese prin care se selectează unul din cele patru bus-uri de opt biți **A, B, C** sau **D** pentru a se transmite la ieșirea **X** (Figura 6). Declarația de entitate și arhitectura trebuie să se elaboreze completând fragmentul din Figura 7.




Fig. 6 Selecția unui bus de 8 biți dintr-un grup de patru

```
entity circuit_3_state is
  port (
    G_L:          ; - semnal global de enable
    SEL: ... intrări de selecție
    A,B,C, D: 4 bus-uri de 8 biți
    X: ...); - bus de ieșire cu 3 stări;
  end entity;
  architecture behavior of circuit_3_state is begin
    process (G_L, SEL, A, B, ) begin
      if G_L =    and    SEL =    then X <= A;
      elsif G_L =    and SEL =    then X <=B;
      .....
      else X <= (others => "ZZZZZZZZ") ;
      end if;
    end process;
  end architecture;
```

Fig. 7 Programul VHDL incomplet pentru un circuit care conține patru Buffere de tip three-state de opt biți.

1. Completați programul din Figura 8, compilați-l și simulați funcționarea circuitului. Utilizați facilitatea *Language Templates* din ISE Xilinx.
2. Elaborați un raport scris care să conțină modelul VHDL complet (comentat) și formele de undă care demonstrează funcționarea corectă a circuitului în toate cazurile posibile.

### 3. Multiplexoare

Un multiplexor este un dispozitiv digital care conectează una dintre cele  $n$  surse de intrare la unica ieșire, în funcție de valoarea semnalului de selecție. Schema bloc generală a unui multiplexor este prezentată în Figura 8. Sunt  $n$  surse de date, fiecare de câte  $b$  biți; există o ieșire de  $b$  biți. Variantele comerciale tipice au  $n = 1,2,4,8,16$  iar  $b = 1,2,4,8$ . Există  $s$  intrări cu ajutorul cărora se selectează una dintre cele  $n$  surse, așa încât  $s = \lceil \log_2 n \rceil$ . În anumite variante există și o intrare generală de validare EN.




Fig. 8 Schema bloc a unui multiplexor.

**Primul model** care va trebui elaborat este acela al unui multiplexor cu patru intrări, de câte opt biți fiecare. **Modelul, de tip flux de date** (sau *data flow*), se bazează pe o instrucțiune **select** și este prezentat în Figura 9.

1. Completați programul din Figura 9, compilați-l și simulați funcționarea circuitului. Utilizați facilitatea *Language Templates* din ISE Xilinx.
2. Elaborați un raport scris care să conțină modelul VHDL complet (comentat) și formele de undă (adnotate) care demonstrează funcționarea corectă a circuitului în toate cazurile posibile.

```
entity mux_4to1
port (
  S:.....; - intrare de selecție, 0 - 3 ==> A - D
  A, B, C, D: .. ; - patru intrări
                                     (bus) de date de cate 8 biți
```

```

    Y:    ... - ieșirea (bus) 8 biți
    );
end entity mux_4tol;
■
architecture mux_4tol of mux_4tol is begin
    with S select Y <=
        A when ....., - cele 4 variante posibile
        B when .....
        C when ....
        D when .....
        (others => 'U') when others;           formează vector de 8 biți
                                                cu componente 'U'
end architecture mux_4tol;

```

Fîg. 9 Modelul VHDL incomplet al unui multiplexor 4:1 de opt biți (instrucțiunea *select*)

***A doua variantă*** poate fi un model comportamental care folosește instrucțiunea **case**. Utilizați facilitatea *Language Templates* din ISE Xilinx pentru a descrie o astfel de variantă de multiplexor